Figure 1-2은 APB 의 Burst of Write 타이밍을 보여 줍니다. Figure 1-1, Figure 1-2의 각 Burst Read 와 Burst Write 모두 Single Transaction 과 비교하여 많이 다른점은 없습니다. 다만, IDLE 상태 구간이 필요 없슴으로 인하여 Burst 모드의 경우 성능상으로 조금 더 우월하다는 정도일 것입니다. Figure 1-2 Burst of write transfers Figure 1-3은 APB 의 Back to Back 타이밍을 보여 줍니다. 임의의 주변장치(APB 슬레이브)을 대상으로 읽고, 쓰는 동작이 반복적으로 발생하는 상황을 Back

posted by 가일(GUILE)

♡ 포스팅이 유익 하셨다면 E-mail로 가일의 임베디드 스쿨을 구독하세요->

Figure 1-2의 타이밍도를 보면 T2에서 HREADY 신호가 'NEGATE' 되어 있어서 T3 이후에 데이타를 APB 버스를 통하여 읽어낸후 비로소 'ASSERT' 되고 있음을 우리는 알 수 있습니다. 또한 T3 시기에는 APB PRDATA 버스상의 데이타가 같은 시간에 HRDATA버스에도 나타남으로써 AHB, APB 공히 한 동작으로 처리됨을 또한 확인 할 수가 있습니다. 그동안 APB 의 제어 신호중 주목 할 만한 것이 하나 있었는데 그것은 바로 PENABLE 신호입니다. 이에 대하여는 교재 5-11쪽 5.5.2 APB slave description 편에서 잘 설명하여 놓고 있습니다. For a write transfer the data can be latched at the following points: ? on either rising edge of PCLK, when PSEL is HIGH ? on the rising edge of PENABLE, when PSEL is HIGH. 이로써 버스 쓰기(WRITE) 동작시 PENABLE 신호는 데이타가 해당 장치에 기록 되도록 하는 latch 신호로서 사용됨을 우리는 쉽게 알 수 있습니다.

posted by 가일(GUILE)

♡ 포스팅이 유익 하셨다면 E-mail로 가일의 임베디드 스쿨을 구독하세요->

금번의 칼럼은 'AMBA의 이해'의 후속편으로 기획 제작 됩니다. APB(Advanced Peripheral Bus) 에 대해서 다룹니다. 비교적 짧은 시리즈로서 2~3편 정도의 분량이 될 것입니다. Figure 1-1 The APB in a typical AMBA system 고속의 메모리 그리고 DMA 장치로 인터페이스 되는 AHB에 비해서 APB는 비교적 저속의 주변장치들로 인터페이스 및 사용되는 것을 Figure 1-1은 보여 줍니다. Figure 1-2 State diagram 또한 Figure 1-2은 APB 의 기본 버스 동작의 구성을 보여 줍니다. 이 내용은 앞으로 나오게 될 그림들과 함께 보았을때 비로소 이해가 빠를 수 있습니다.

posted by 가일(GUILE)

♡ 포스팅이 유익 하셨다면 E-mail로 가일의 임베디드 스쿨을 구독하세요->