Figure 1-2의 타이밍도를 보면 T2에서 HREADY 신호가 'NEGATE' 되어 있어서 T3 이후에 데이타를 APB 버스를 통하여 읽어낸후 비로소 'ASSERT' 되고 있음을 우리는 알 수 있습니다. 또한 T3 시기에는 APB PRDATA 버스상의 데이타가 같은 시간에 HRDATA버스에도 나타남으로써 AHB, APB 공히 한 동작으로 처리됨을 또한 확인 할 수가 있습니다. 그동안 APB 의 제어 신호중 주목 할 만한 것이 하나 있었는데 그것은 바로 PENABLE 신호입니다. 이에 대하여는 교재 5-11쪽 5.5.2 APB slave description 편에서 잘 설명하여 놓고 있습니다. For a write transfer the data can be latched at the following points: ? on either rising edge of PCLK, when PSEL is HIGH ? on the rising edge of PENABLE, when PSEL is HIGH. 이로써 버스 쓰기(WRITE) 동작시 PENABLE 신호는 데이타가 해당 장치에 기록 되도록 하는 latch 신호로서 사용됨을 우리는 쉽게 알 수 있습니다.

posted by 가일(GUILE)

♡ 포스팅이 유익 하셨다면 E-mail로 가일의 임베디드 스쿨을 구독하세요->