디지털 메모리 버스 인터페이스를 통하여 마이크로프로세서의 버스 동작의 원리와 그 의의를 알아보도록 합니다.
이번 시간은 메모리 버스 읽기 동작(Bus read transaction)의 원리를 알아 봅니다. 지금까지의 강좌는 그동안 이것을 설명하기 위해서 준비된 것이었다고 해도 과언이 아닙니다.

우리가 위와 같은 방법으로 소위 버스 읽기 타이밍을 분석 해 보았는데, 위와 같은 분석이 가능 했던 이유는 읽기 동작에서의 실제 읽기의 시점(time)은 매 버스 클럭의 S4 시기에 이루어 지며 또한 하강엣지(Falling edge) 시기에 이루어 진다는 것을 이미 사전에 알고 있었기 때문입니다. 다시 말하면 읽기 타이밍의 최적화(분석)은 마이크로프로세서가 읽어 가는 시기와 메모리 장치가 유효한 데이터를 릴리스 하는 시기를 각각 확인하여 이를 매칭시켜 주는 작업이라고 이야기 할 수 있겠습니다. 만약, S4 액세스 시기에 해당 장치의 액세스 타임(Access Time)이 이에 미치지 못 할 경우 적당한 추가 클럭(Sw)을 삽입하면 타이밍의 문제는 곧 해결 될 것입니다. 그 요령은 이미 Figure 1 3 에서 설명 한 바 있습니다.

posted by 가일(GUILE)

♡ 포스팅이 유익 하셨다면 E-mail로 가일의 임베디드 스쿨을 구독하세요->